

# MCS-6502 を CPU とするマイクロ コンピュータシステム

—高速ドットプリンタ PA6651-A とのインタフェース—

八田 信\*・高浪 五男\*\*・井上 克司\*\*

6502 Microcomputer System-Interface with Dot Printer PA6651-A-

Makoto HATTA, Itsuo TAKANAMI and Katsushi INOUE

## Abstract

We connect a high speed dot-printer (120 characters/sec) with the MCS-6502 microcomputer system. To do so, we study the function of PIA (Peripheral Interface Adapter) and design the hardware and software for controlling the dot-printer.

## 1. はじめに

大規模集積回路 (LSI) 技術の進歩により、マイクロプロセッサが低廉かつ手軽に入手できるようになった。これらを縦横に駆使できるようになれば、我々の意図にマッチした複雑なシステムを極めて安価に作る事ができる。一方、これらのプロセッサ、キーボー

ド、表示器などを組み合わせたワンボードマイクロコンピュータキットが数多く市販されており、これを用いてシステムの拡張ができれば、安価ばかりでなく、相当の手間が省け、かつ信頼性も大きいものとなる。その際これに接続する装置 (例えば、カセットレコーダ、キャラクタディスプレイ、ADコンバータ、テレタイプ、紙テープ読取器、パンチャー、フロッピーディスク、等々) との間のインタフェースを構成して




Fig. 1 Organization of MCS-6502 Microcomputer System

\* 大学院電気工学専攻

\*\* 電子工学科




Fig. 2 Address Map of MCS-6502 Microcomputer System

これを制御するソフトウェアを作る必要がある。このように、マイクロコンピュータを応用したシステムを作るには、ハードウェアの面とソフトウェアの面の両方の理解を必要とする。

さて、市販されているマイクロコンピュータキットは大きくインテル 8080 系とモトローラ 6800 系とに分けることができる。ここでは 6800 系に属すモステクノロジー社のマイクロプロセッサ MCS-6502 を用いたキット JOLT をベースにしたシステムの拡張の一環として、これに高速ドットプリンタ (120文字/秒) を接続したので、そのインターフェイスの設計 (ハードウェアとソフトウェア) について報告する。第 2 章ではインターフェイス回路とこれをコントロールするソフトウェアの説明に必要な本システムの概要について、システム構成及び構成要素である CPU・MCS-6502, 多機能 LSI・MCS-6530, PIA・MC-6820 に関して最小限の説明を行なう。第 3 章では、ドットプリンタの仕様とそれに基づくインターフェイス回路の設計及びこれをコントロールするプログラムについて述べる。

2. システムの概要

まず、図 1 に本システムの現在の構成図を示す。図 2 にアドレスマップを示す。

2.1 MCS-6502

システムの心臓部となる 8 ビットのマイクロプロセッサで、次の様な特長をもっている。

- ① 56種類の命令と13種類のアドレッシングモードをもっている。(豊富なアドレッシングモード)
- ② BCD 演算が容易である。
- ③ パイプラインアーキテクチャーにより演算速度が速い。
- ④ 2相クロックゼネレータを内蔵している。
- ⑤ モトローラ MC-6800 とピンコンパチブルである (ハードウェアの機能の相違はある)




Fig. 3 Pinout Designation of MCS-6502

ピン接続図を図3に示す。

インターフェイス設計に必要な制御信号についてのみ説明する。

◦ R/W リードライトコントロールライン  
ライトサイクルのとき Low レベルとなり、そうでないときは High レベルのリード状態となる。

◦  $\overline{\text{RES}}$  リセットライン  
いつもは High レベルであるが、Low レベルにしたとき、プロセッサが初期設定され、再び High レベルになったとき \*\$FFFC と FFFD 番地の内容の示す番地から処理を始める。(このような方法をベクトルスタートという)

◦  $\phi_1, \phi_2$  クロックライン  
 $\phi_1, \phi_2$  は内部で発生される2相(互いに逆相)のクロックパルス出力である。アドレス信号、データ信号、命令の実行のタイミングをきめる重要な働きをする。

内部は、アキュムレータ [ACC], インデクスレジスタ2種 [IXとIY], プロセッサステータスレジスタ [PS], プログラムカウンタ [PC], スタックポインタ [SP] などから構成されている。

PS は、図4に示すような7種類のフラグからなる8ビットのレジスタでCPUの状態を示している。




Fig. 4 Processor Status Register

PCは16ビットのレジスタで、プロセッサはこのレジスタの示す番地の内容をフェッチする。レジスタの値は1回のフェッチ毎にインクリメントされる。

SPはACCやPSの内容を退避させる場合の退避先のアドレスを指す(ポイントする)ためのレジスタである。通常アドレスは16ビットで示されるがMCS-6502では、スタックエリアの上位アドレスが\$01に定められているので実質は8ビットとみることができる。レジスタの値は1回の退避ごとに\$01FFからデクリメントされていく。(アドレスマップ参照)

## 2.2 MCS-6530

このチップは、MCS-6502のために設計された多機

能LSIで、主に以下の4つの機能を行なう部分を含んでいる。

### ① ROM (Read Only Memory)

本システムのモニタープログラム DEMON (またはTIM) が書き込まれている。アドレスは\$7000~\$73FF番地が割り当てられている。(アドレスマップ参照)。DEMONの主な働きは、システムの初期設定、内部レジスタやメモリの内容表示や変更、テラタイプの入出力制御プログラムの実行などである。

### ② RWM (Read Write Memory)

64バイトからなり、\$FFC0~\$FFFF番地に割り当てられている。(アドレスマップ参照)。これらは、リセットや割り込みのさいのベクトルスタートエリアとして用いられる。

### ③ PIA (Peripheral Interface Adapter)

8ビットからなるA, B 2つのポートがあり、それぞれに, DDR (Data Direction Register) と PDR (Peripheral Data Register) とを持っている。8ビットのデータの各ビットはDDRの各ビットの値によって、PIAに入力されるのかPIAから出力されるのかが独立に決定される。AポートではPDRに\$6E00, DDRに\$6E01が、BポートではPDRに\$6E02, DDRに\$6E03が割り当てられている。(アドレスマップ参照)

### ④ Interval Timer

割り込み発生機能をもったプログラマブルタイマーである。

## 2.3 MC-6820

CPUと周辺装置とのインターフェイスに用いるために設計された汎用LSIで、あらゆる周辺装置に対応できるように、その機能はプログラマブルになっている。以下ここで必要と思われる部分のみ簡単に説明する。

### 2.3.1 CPU側との接続

- CS1, CS2, CS3: チップセレクト端子で、PIAに割り当てられる番地が決定される。
- RS0, RS1: レジスタセレクト端子で、ここに与えられる信号によって対応する内部レジスタが選択される。
- D<sub>0</sub>~D<sub>7</sub>: CPU側のデータバスラインと直結する。
- $\overline{\text{IRQA}}$ ,  $\overline{\text{IRQB}}$ : 周辺装置からCPUへの割り込み要求を行なう信号端子。

### 2.3.2 周辺装置側との接続

脚注 \*\$は Hexadecimal (16進) 表記。以下同じ。

Flag Status		CA(B)2 Control			DDR Access	CA(B)1 Control	
7	6	5	4	3	2	1	0
IRQA(B)1 set by CA(B)1	IRQA(B)2 set by CA(B)2	0 Input Mode	Active Edge	Interrupt Enable	Data Direction Register	Active Edge	Interrupt Enable
			0 Negative	0 Disable		0 Negative	0 Disable
			1 Positive	1 Enable		1 Positive	1 Enable
0 Rest	1 Output Mode	Hand- Shaking	0 Level	Peripheral Interface	Input only		
1 Set			1 Pulse				
reset by "Read Peripheral Output Register"		1 Manual Output	0 "L" out	1 "H" out			

Fig. 5 Control Register

A, B 2つのポートがあり、それぞれ周辺装置と C X1, CX2, PX<sub>0</sub>~PX<sub>7</sub>端子\*を通してデータのやり取りを行なう。これらのラインの働きは内部レジスタの内容によって決定される。

(i) Data Direction Register (DDR)

8ビットのレジスタで、これの内容によって周辺装置との8ビットのデータの各ビットについて、それをPIAに入力するか、PIAから出力するかが決定される。AポートのDDRには\$5C00, BポートのDDRには\$5C02番地が割り当てられている。(アドレスマップ参照)

(ii) Control Register (CRX)

PIAの機能を決定するもので、このためにこのチップがプログラマブルといわれる。AポートのCRAには\$5C01, BポートのCRBには\$5C03番地が割り当てられている。(アドレスマップ参照) この機能について詳述する。これは8ビットのレジスタで、各ビットにはそれぞれ図5に示すような意味がある。以下これらについて説明する。CRXの第iビット目をCRX<sub>i</sub>で表わす。

◦ DDR Access Bit; CRX<sub>2</sub>

このビットはRS0, RS1と共に内部レジスタの選択を行なう。図6参照

RS1	RS0	CRA-2	CRB-2	Register Selected
0	0	1	-	Peripheral Interface A
0	0	0	-	Data Direction Register A
0	1	-	-	Control Register A
1	0	-	1	Peripheral Interface B
1	0	-	0	Data Direction Register B
1	1	-	-	Control Register B

Fig. 6 Register Selected

脚注 \*記号Xは Aポートのときには“A” Bポートのときには“B”を意味する。

◦ Interrupt Flag Status Bits; CRX<sub>6</sub>, CRX<sub>7</sub>

CRX<sub>6</sub>はCRX<sub>5</sub>=0 (Input mode) のときピン端子CX2へのアクティブエッジ (CRX<sub>4</sub>=0のときはネガティブエッジ, 1のときポジティブエッジ) でセットされる。

CRX<sub>7</sub>はピン端子CX1へのアクティブエッジ (CRX<sub>1</sub>=0のときはネガティブエッジ, 1のときポジティブエッジ) でセットされる。

これらのビットのリセットはCPUがPeripheral I/Oポートを読む(すなわち、ポートからデータを入力する)ときに自動約に行なわれる。

このフラグによる割り込み要求はCRX<sub>0</sub>とCRX<sub>3</sub>で制御される。すなわち、 $\overline{IRQX}$ がLowレベルになるのはCRX<sub>7</sub>=CRX<sub>0</sub>=1かまたはCRX<sub>6</sub>=CRX<sub>3</sub>=1のときである。

◦ CX2 Control Bits; CRX<sub>3</sub>, CRX<sub>4</sub>, 及び CRX<sub>5</sub>

CRX<sub>5</sub>が0のとき、CX2はInput modeと呼ばれ上で説明した通りである。1のときはOutput modeと呼ばれ、これは更にCRX<sub>4</sub>の値によって2つのmodeに分かれる。すなわち、CRX<sub>4</sub>=1のときManual Output modeと呼ばれ、CX2は1ビットの出力ポートとなる。このときCX2から出力される信号はCRX<sub>3</sub>=0のときLowレベル, 1のときHighレベルとなる。CRX<sub>4</sub>=0のときはHandshake mode

	CRA(B) <sub>3</sub>	Set	Reset
CA2	0	CA1のActive Edgeで1となる>(*1)	CPUの"Read Data"動作時、CA2のEnable Pulse(P <sub>2</sub> )のNegative Edgeで0となる>(*2)
	1	CPUの"Read Data"動作時、CA2のEnable PulseのNegative Edgeで1となる>(*3)	CPUの"Read Data"動作時、CA2のEnable PulseのNegative Edgeで0となる>(*4)
CB2	0	CB1のActive Edgeで1となる>(*5)	CPUの"Write Data"動作時、CB2のEnable PulseのPositive Edgeで0となる>(*6)
	1	CPUの"Write Data"動作時、CB2のEnable PulseのPositive Edgeで1となる>(*7)	CPUの"Write Data"動作時、CB2のEnable PulseのPositive Edgeで0となる>(*8)

Fig. 7 Handshake mode

と呼ばれ、CRX<sub>3</sub> に依存して図7のような動作をする。

このモードのBポートでのタイムチャートを図8に示す。




Fig. 8 Peripheral B Interface Timing

### 3. ハンドシェイク技法による高速ドットプリンターとのインターフェース

#### 3.1 ハンドシェイク技法

ハンドシェイク技法は、データ処理速度の異なる装置間で確実なデータ転送を行なうための1方法である。この方法を一般的に眺めてみる。Tを送信側 Rを受信側とする。

- ① RからTへ、データを要求する。(Data Request)
- ② TからRへ、送るべきデータの準備ができたことを知らせる。(Data Ready)
- ③ TからRへ、データを転送する。(Data Transmit or Data Receive)
- ④ RからTへ、データを受信したことを知らせる。(Data Accept)

以下①～④を繰り返す。④のData Accept信号は場合によっては、次のサイクルのData Request信号となることもある。

次に、この①～④を具体的にPIAによるデータ転送に当てはめて考えてみる。今の場合CPU側からプリンターへ信号を送るわけであるから、TはCPU、Rはドットプリンターとなる。この場合はBポートを用いる。(周辺装置からCPU側へ送る場合はAポートを用いるが、今の場合関係ないので省略する。)TからRへの信号伝送にはCB2ラインが用いられ、RからTへの信号伝送にはCB1ラインが用いられる。また、データ転送にはPB<sub>0</sub>～PB<sub>7</sub>ラインが用いられる。

① CB1ラインが反転し(Data Request) CRB<sub>7</sub>のフラグが立つ。CPUはCB1を直接見ることはできな

いので、CRBをアクセスし、このフラグが立っているかどうかでData Requestがあるかどうかを知る。

- ② CPUはデータを準備し、Peripheral Output Register Bにデータを書き込み、CB2から0を出力する。(Data Ready)
- ③ 周辺装置は、CB2=0を受信すると出力ポートのデータを読み取り(Data Receive)、CB1を再び反転させる(Data Accept)。①に戻って次のData Requestを行なう。

#### 3.2 トットプリンターとのインターフェイス

これまで、かなり一般的なハンドシェイクを述べてきたが、これをドットプリンターに適用するには、プリンターの入出力機能と条件を知る必要がある。これを図9に示す。

端子	L レベル	H レベル
READY Output	プリント開始かできる状態 ・プリントヘッドがホームポジションにある。	プリント開始できない状態 ・プリント中 ・紙送信中 ・ヘッドの保護回路が作動
PRINT Input	プリントヘッドをFWD方向に移動させ入力データに依って印字してゆく。	LからHへの変化で一行の印字が終了しプリントヘッドをホームポジションに戻す。
DATA REQ Output	一文字分のデータを送信側に要求する。2.5msecのパルス信号。	受信データを処理(印字)する。
FEED Input	紙送り信号で、Lの間は200 msec 毎に一行紙を送る。最低パルス幅 100 msec	紙送り禁止。
FEED END Output	一行紙を送る毎に3 msecのパルス信号を出力。	紙送りなし。
DATA 1~7	7bits 1文字のパレルデータ インพุット。文字コードはJIS 7単位規格。	

Fig. 9 Pinout Description of Dot Printer

図9をもとに次のような設計方針を立てる。

CPUとのインターフェースはMC-6820によって行ない、MC-6820とプリンターとのインターフェースは次の様にする。

- ① 7ビットの文字データはMC6820のBポートのPB<sub>0</sub>～PB<sub>6</sub>によって出力する。
- ② PRINT信号はPB<sub>7</sub>の電圧レベルでコントロールする。
- ③ FEED信号は図9より100msec以上のパルス幅を必要とする。これの実現には種々考えられるが、ここではハードウェア的に行なう。すなわち、PB<sub>7</sub>のポジティブエッジ(立ち上がり)で単安定マルチバイブレータをトリガし、約140msecだけFEEDラインをLowレベルにして1行紙送りする。
- ④ プリントは1行80文字とし、1行分の文字データはプリント動作が始まる前にあらかじめメモリ内の所定のエリア(ここでは\$0100～\$0150)にストア

しておく。

- ⑤  $\overline{\text{READY}}$  信号と  $\overline{\text{DATA REQ}}$  信号はハンドシェイクを行なうために、これらの OR (負論理) をとって CB1 に入力するが、ここでのハンドシェイクは 2 段階に分けて行なわれる。1 段目は 1 行分の文字データのためのハンドシェイク。しかし、実際に文字データを転送するのは 1 文字ずつであるので、ここで、1 文字ずつのデータ転送のためのハンドシェイクが行なわれる。これが、2 段目である。これらを行なうための制御信号ラインは次の様になる。

- |                            |  |
|----------------------------|--|
| (1) 1 行分の Data Request     | $\overline{\text{READY}}$                                    |
| (2) 1 行分の Data Ready       | $\overline{\text{PRINT}}$                                    |
| (3) 1 行分の Data Transmit    |  |
| (i) 1 文字分の Data Request    | $\overline{\text{DATA REQ}}$                                 |
| (ii) 1 文字分の Data Ready     | 省略   |
| (iii) 1 文字分の Data Transmit |  |
| (iv) 1 文字分の Data Accept    | $\overline{\text{DATA REQ}}$                                 |
| (4) 1 行分の Data Accept      | $\overline{\text{FEED END}}$<br>or $\overline{\text{READY}}$ |

1 文字分の Data Ready が省略されているのは、CPU のデータ処理速度が速いため、プリンタが  $\overline{\text{DATA REQ}}$  を出力して次の文字のプリント動作に入る前に、1 文字分のデータは確実に準備されるからである。

次に、1 行のプリント行程を図 10 のタイムチャートを見ながら説明する。

① パワー ON

プリントヘッドがホームポジションにあることが検出されたとき、プリンタは  $\overline{\text{READY}}$  信号 (Low レベル) を出力し、CB1 に伝達される。この CB1 への立ち下がりで CB2 は High レベルになり、CRB<sub>7</sub> は 1 にセットされる。

②  $\overline{\text{PRINT}}$  信号 ON

PB<sub>7</sub> = 0 によってプリントが開始される。このとき  $\overline{\text{READY}}$  信号は High レベルとなり、CB1 も High レベルとなる。CB2 は Peripheral Output Register B へのデータの書き込み動作によってリセットされる。

③ CRB<sub>7</sub> のリセット

CPU の読み込み動作によってリセットされる。

④  $\overline{\text{DATA REQ}}$  信号 ON

$\overline{\text{DATA REQ}}$  ラインが Low レベルとなり、CB1 ラインが Low レベルとなる。この立ち下がりにより CB2 が High レベルに、CRB<sub>7</sub> が 1 になる。CPU は CRB をアクセスし、CRB<sub>7</sub> = 1 を検知して文字データを 1 文字分 Peripheral Output Register に書き込む。同時に CB2 は Low レベルになる。

⑤ CRB<sub>7</sub> のリセット

③に同じ。

以下④↔⑤を繰り返して 1 文字ずつプリントされる

⑥  $\overline{\text{FEED}}$  信号 ON

$\overline{\text{DATA REQ}}$  ラインが Low レベルとなり、④のように CB2 は High レベル、CRB<sub>7</sub> は 1 となる。このとき文字データとして \$80 以上の値 (すなわち、PB<sub>7</sub> = 1) が出力されたならば、 $\overline{\text{PRINT}}$  ラインは High レベルとなり、 $\overline{\text{FEED}}$  ラインは Low レベルとなる。すなわち、文字データはプリントされずに、1 行だけ紙送りが行なわれる。

⑦ CRB<sub>7</sub> のリセット。

③に同じ。

⑧  $\overline{\text{FEED END}}$  信号

$\overline{\text{FEED END}}$  信号は  $\overline{\text{FEED}}$  信号が Low レベルになって約 200msec 後に Low レベルになり、さらに 3msec 後に再び High レベルに戻る。このとき  $\overline{\text{FEED END}}$  信号の立ち上がりによって  $\overline{\text{READY}}$  信号は Low レベルとなって、次の行のプリントの待機状




Fig. 10 Timing Chart

態となる。(①へ戻る)

### 3.3 PIA とドットプリンタの間のハードウェア

#### ① PB<sub>7</sub> ライン

$\overline{\text{PRINT}}$  信号はPIA側でも負論理とする。(したがって文字コードの8ビット目、すなわちPB<sub>7</sub>=0のときプリントさせるようにする)

$\overline{\text{FEED}}$  信号は単安定マルチバイブレータによって発生させる。トリガパルスはPB<sub>7</sub> 信号の立ち上がりで発生させる。単安定マルチバイブレータの入力は定常状態では High レベルにプルアップしておく。 $\overline{\text{FEED}}$  信号の負のパルス幅は約140msec ( $\approx 0.7 C_{ex} R_{ex}$ ) に設定している。

#### ② CB1 ライン

CB1 ラインはハンドシェイクを行なう場合のプリンタからCPUへの信号ラインであり、 $\overline{\text{DATA REQ}}$  と  $\overline{\text{READY}}$  (受信準備完了の合図) のOR (負論理) をとったものがCB1に与えられる。CPUがこのラインの状態を知りたいときは、前述のように、CB1のアクティブエッジによって立つフラグ(CRB<sub>7</sub>)を見ることによって知る。ところが、このフラグはリセット信号によってもクリアされるので、フラグが立っているときにリセットがかかると、フラグの値とCB1のレベルとの間に矛盾が生じる。これを防

ぐためには、リセットがかかった後もう一度CB1ラインの信号を High レベルから Low レベルに入力しなおせば良い。そのため、リセットのかかった時点でプリンタからの  $\overline{\text{DATA REQ}}$  と  $\overline{\text{READY}}$  信号のOR (負論理) 出力をマスクしてCB1をいったん High レベルにし、リセットが解除されたときそれより少し遅れてマスクを解除すれば、プリンタからの出力が再びCB1に入力され、フラグ(CRB<sub>7</sub>)は正しくセットされる。

### 3.4 ソフトウェア

インターフェースを制御してドットプリンタを動かすには、まずポートの初期設定をし、ついでプリントを行なうプログラムを用意し、これを実行することになる。

#### 3.4.1 I/O ポートの初期設定

(ルーチン PORTI. スタート番地 \$1F00)

PIAは、リセット状態ではすべての内部レジスタは0にリセットされる。この状態からBポートについて次の様に機能の初期設定をする。

- ① Peripheral Output Register に \$ 80 を書き込む。  
( $\overline{\text{PRINT}}$  信号 OFF)
- ② DDRB に \$ FF を書き込む (Bポートを出力ポー




Fig. 11 Interface Circuit

トに設定)

- ③ CB2をOutput-Level-Handshake modeにする。  
(CRB<sub>5</sub>=1, CRB<sub>4</sub>=0, CRB<sub>3</sub>=0)
- ④ CB1をInterrupt Disable mode かつ Negative Edge modeにする。(CRB<sub>0</sub>=0, CRB<sub>1</sub>=0)
- ⑤ ①~④の全ての設定がなされた後 CRB<sub>2</sub>=1にセットして, Peripheral Output Register をアクセスする。

このとき, CRBの内容は\$24となっている。上記のフローチャートを図12-aに示す。

### 3.4.2 JISコードのプリント

(ルーチン PRJIS, スタート番地 \$1F29)

- ①  $\overline{\text{READY}}$  信号が ON (Low レベル) になっているかどうかを確認するために CRB<sub>7</sub> をチェックする。  
( $\overline{\text{READY}}$  信号と  $\overline{\text{DATA REQ}}$  信号とが同時に ON になることはない。)
- ②  $\overline{\text{READY}}$  信号 ON を確認した後  $\overline{\text{PRINT}}$  信号を ON にする。  
( $\overline{\text{READY}}$  信号が OFF のとき  $\overline{\text{PRINT}}$  信号を ON にすると保護回路が作動し, プリントは動作しない) プリント信号としては PB<sub>7</sub>=0 なら何で

もかまわないが, ここでは \$20 を B ポートラインから出力する。このデータは, まだプリントされない。

- ③ CRB<sub>7</sub> をリセットする。これは LDA 命令によって B ポートラインに出力されている値を CPU が読み込むことによって自動的になされる。
- ④  $\overline{\text{DATA REQ}}$  信号が ON になったかをチェックする。これも①と同様に CRB<sub>7</sub> をチェックすることによりなされる。
- ⑤  $\overline{\text{DATA REQ}}$  信号が ON ならば, メモリーにあらかじめストアしていた 1 行分の文字データの中から順序に従って 1 文字分だけ Peripheral Output Register に書き込む。
- ⑥ ③と同様にして, CRB<sub>7</sub> をリセットする。
- ⑦  $\overline{\text{FEED}}$  信号が ON になったかどうかをチェックする。(これは⑤で文字データとして \$80 以上の値が Peripheral Output Register に書き込まれたかどうかでわかる。ここでは \$A0 を用いている。)  
 $\overline{\text{FEED}}$  信号が OFF ならば, 次の文字を出力するために④以下を繰り返す。
- ⑧ 1 行に最大 80 文字を印字する。80 文字印字したら  $\overline{\text{FEED}}$  信号を出力する。




Fig. 12-a




Fig. 12-b



- ⑨ FEED 信号が出力されたならば、次の行のプリントを行なうために①に戻る。  
以上のフローチャートを図 12-b に示す。

### 3.4.3 プログラム

ここで用いるドットプリンタは JIS コードであるが、本システムのモニタ "DEMON" (または TIM) は ASCII コードを文字コードとしているので、ASCII コードを JIS コードに変換する必要がある。以下サブルーチンの簡単な説明を行なう。

- PRASC (スタート番地 \$1F1A, 以下, スタート番地は省く)

ASCII コードを JIS コードに変換して PRJIS ルーチンへ進む。特殊な 3 つのキャラクタを除けば、ASCII コードの 7 ビット目をマスクすれば良い。

- STOC (\$1FAE)

1 バイトの文字コードを \$00E2 番地 (コラムポインタと呼ぶ) の内容でインデックス修飾された番地にストアする。(\$E2)\* は 1 回のストアごとにインクリメントされ、もし (\$E2)=(80)<sub>10</sub> になったならば、1 行 80 文字のプリントを行ない (\$E2) をクリアする。

- STOB (\$1FA4)




Fig. 13 Address Map

脚注 \* (\$E2) は \$E2 番地の内容を意味する。

1 バイトの 16 進コードを 2 つの文字コードに変換して、それぞれのコードを STOC ルーチンによりストアする。

```

1EFC A0 00 LDY #$00
1EFE 84 E2 STY $E2
1F00 A9 24 LDA #$24
1F02 8D 035C STA $5C03
1F05 A9 80 LDA #$80
1F07 8D 025C STA $5C02
1F0A A9 20 LDA #$20
1F0C 8D 035C STA $5C03
1F0F A9 FF LDA #$FF
1F11 8D 025C STA $5C02
1F14 A9 24 LDA #$24
1F16 8D 035C STA $5C03
1F19 60 RTS

1F1A A2 00 LDX #$00
1F1C BD 0001 LDA $0100,X
1F1F 29 BF AND #$BF
1F21 9D 0001 STA $0100,X
1F24 E8 INX
1F25 E0 50 CPX #$50
1F27 D0 F3 BNE $1F1C

1F29 AD 035C LDA $5C03
1F2C 10 FB BPL $1F29

1F2E A9 20 LDA #$20
1F30 8D 025C STA $5C02
1F33 AD 025C LDA $5C02
1F36 A2 AF LDX #$AF
1F38 AD 035C LDA $5C03
1F3B 10 FB BPL $1F38

1F3D BD 5100 LDA $0051,X
1F40 8D 025C STA $5C02
1F43 AD 025C LDA $5C02
1F46 C9 80 CMP #$80
1F48 10 08 BPL $1F52

1F4A E8 INX
1F4B 30 EB BMI $1F38

1F4D A9 A0 LDA #$A0
1F4F 8D 025C STA $5C02
1F52 AD 035C LDA $5C03
1F55 10 FB BPL $1F52

1F57 60 RTS

1F58 20 5B1F JSR $1F5B
1F5B 48 PHA
1F5C 8A TXA
1F5D 48 PHA
1F5E A9 20 LDA #$20
1F60 20 AE1F JSR $1FAE
1F63 68 PLA
1F64 AA TAX
1F65 68 PLA
1F66 60 RTS
    
```

Fig. 14-a Program List for Dot Printer

1F67	EA	NOF
1F68	48	PHA
1F69	29 0F	AND ##0F
1F6B	20 5873	JSR \$7358
1F6E	AA	TAX
1F6F	68	PLA
1F70	4A	LSR A
1F71	4A	LSR A
1F72	4A	LSR A
1F73	4A	LSR A
1F74	20 5873	JSR \$7358
1F77	60	RTS
1F78	20 7B1F	JSR \$1F7B
1F7B	48	PHA
1F7C	A9 A0	LDA ##A0
1F7E	8D 0001	STA \$0100
1F81	20 291F	JSR \$1F29
1F84	68	PLA
1F85	60	RTS
1F86	20 7B1F	JSR \$1F7B
1F89	A9 2A	LDA ##2A
1F8B	A2 AF	LDX ##AF
1F8D	9D 5100	STA \$0051,X
1F90	E8	INX
1F91	30 FA	BMI \$1F8D
1F93	20 291F	JSR \$1F29
1F96	20 7B1F	JSR \$1F7B
1F99	A5 E0	LDA \$E0
1F9B	85 F6	STA \$F6
1F9D	A5 E1	LDA \$E1
1F9F	85 F7	STA \$F7
1FA1	4C 5C71	JMP \$715C
1FA4	20 681F	JSR \$1F68
1FA7	86 DF	STX \$DF
1FA9	20 AE1F	JSR \$1FAE
1FAC	A5 DF	LDA \$DF
1FAE	A6 E2	LDX \$E2
1FB0	9D 0001	STA \$0100,X
1FB3	E8	INX
1FB4	86 E2	STX \$E2
1FB6	E0 50	CPX ##50
1FB8	D0 07	BNE \$1FC1
1FBA	20 1A1F	JSR \$1F1A
1FBD	A2 00	LDX ##00
1FBF	86 E2	STX \$E2
1FC1	A2 00	LDX ##00
1FC3	60	RTS

Fig. 14-b Program List for Dot Printer

- SP2, SP1 (\$1F58, \$1F5B)  
SP2はスペース2文字, SP1はスペース1文字をメモリーにストアする。
- LF2, LF1 (\$1F78, \$1F7B)  
LF2はキャリッジリターン, ラインフィードを2回, LF1は1回実行する。
- HX=ASC (\$1F68)  
ACCの値の上位4ビット, 下位4ビットをそれぞれ16進数として表示するためにコード変換を行なう。上位4ビットに対応する文字コードはACCに下位4ビットのそれは, IXにストアする。  
以上のアドレスマップを図13に示す。  
最終のプログラムを図14に示す。

#### 4. むすび

ドットプリンタをマイクロコンピュータシステムに接続するために, コンピュータと外部装置とのデータのやり取りの仕組みを述べ, ポピュラーなLSI PIA 6820を用いたインタフェースの設計を行なった。このような議論はマイクロコンピュータをいろんな分野に応用するときを生ずる外部装置との接続問題に有効である。

次のシステム拡張として, カセットテープレコーダ, フロッピーディスク, キャラクタディスプレイ等を考えている

#### 参 考 文 献

- (1) MCS6500 Microcomputer Family Hardware Manual, MOS TECHNOLOGY, INC. (1976)
- (2) 松本吉彦: わかるマイクロコンピュータ [第1回]~[第7回], トランジスタ技術 1976.8~1977.2
- (3) 八田, 高浪, 井上: MCS6502 マイクロコンピュータの逆アセンブラー, 山口大学工学部研究報告, 29, 113 (1978) (昭和53年4月12日 受理)