Japanese | English

トップページへ戻る

詳細

   
フルテキストURLフルテキストリンクなし
タイトルIncorporation of cycles and inhibitory arcs into the timed petri net model of signaling pathway
作成者Murakami, Yuki
Ge, Qi-Wei
Matsuno, Hiroshi
作成者ヨミムラカミ, ユウキ
カツ, キイ
マツノ, ヒロシ
作成者別表記葛, 崎偉
松野, 浩嗣
作成者所属山口大学教育学部
山口大学大学院理工学研究科(理学)
本文言語eng
著者キーワードsignaling pathway
timed Petri net
retention-free Petri net
self-loop
cycle
inhibitory arc
資料タイプtext
出版者電子情報通信学会
出版者ヨミデンシ ジョウホウ ツウシン ガッカイ
NII資料タイプ学術雑誌論文
ISSN0916-8508
NCIDAA10826239
AA11510296
掲載誌名IEICE transactions on fundamentals of electronics, communications and computer sciences
E96-A
2
開始ページ514
終了ページ524
発行日2013-02
DOIinfo:doi/10.1587/transfun.E96.A.514
関連情報URL(IsPartOf)https://www.jstage.jst.go.jp/browse/transfun
関連情報URL(HasPart)https://search.ieice.org/
権利関係copyright(c)2013IEICE
著者版/出版社版その他
リポジトリID2012011321
地域区分山口大学
URIhttp://www.lib.yamaguchi-u.ac.jp/yunoca/handle/2012011321