Japanese | English

トップページへ戻る

詳細

   
フルテキストURLKJ00000156997.pdf ( 640.1KB ) 公開日 2011-01-12
タイトルフローグラフによるLSI多層配線問題の解法
タイトルヨミフローグラフ ニヨル LSI タソウ ハイセン モンダイ ノ カイホウ
タイトル別表記LSI multi-layer routing method using a flow graph
作成者渡邊, 孝博
面谷, 圭司
作成者ヨミワタナベ, タカヒロ
オモタニ, ケイジ
作成者別表記Watanabe, Takahiro
Omotani, Keiji
作成者所属山口大学工学部
内容記述(抄録等)Advances in VLSI fabrication technology have made it possible to use more than two routing layers for interconnection. In such a multi-layer routing technology, one of the important objective functions is via-minimization, that is, the number of vias should be kept as small as possible. A topological planar routing (TPR) was proposed to solve this via-minimization problem. TPR is a layer assignment method which assigns each net to one of the layers without crossing other nets in the same layer. Although an optimum TPR is unfortunately known as an NP-complete problem, it can be approximately solved in polynomial time for the channel layout model as a minimum-cost maximum-flow problem using a flow graph. In this paper, we propose an improved TPR for more general layout model like a macrocell layout model, where planarity testing and a flow graph are modified to treat our model. An experimental result shows that our improvements increase an efficiency of usage of multi-layers.
本文言語jpn
資料タイプtext
ファイル形式application/pdf
出版者山口大学工学部
出版者ヨミヤマグチ ダイガク コウガクブ
NII資料タイプ紀要論文
ISSN0372-7661
NCIDAN00244228
学内刊行物(紀要等)山口大学工学部研究報告
掲載誌名山口大学工学部研究報告
掲載誌名別表記Memoirs of the Faculty of Engineering, Yamaguchi University
45
1
開始ページ83
終了ページ90
発行日1994-10
著者版/出版社版出版社版
備考本文データは国立情報学研究所において電子化したものである
リポジトリIDKJ00000156997
地域区分山口大学
URIhttp://www.lib.yamaguchi-u.ac.jp/yunoca/handle/KJ00000156997