次世代素子、Si 共鳴トンネル MOS トランジスタの 提案及び理論検討

木原 洋幸 (電気電子工学専攻) 、山本暁徳 (電気電子工学専攻)、

松尾 直人 (電気電子工学科)

Si Resonant Tunneling MOS Transistor (SRTMOST) for Next Generation

Hiroyuki Kihara, Akinori Yamamoto, Naoto Matsuo

(Department of Electrical & Electronic Engineering)

Abstract

The characteristics of the Si resonant tunneling metal-oxide-semiconductor transistor (SRTMOST), which was proposed to realize a low-power and high-speed characteristics, were reviewed. From the discussion related to the suppression of the DT from the source to the drain under the gate-off condition, the excellent switching operation, the optimum off-set energy between the dielectric films at the both channel edges and Si and the feasibility of the three-valued logic circuit, it is shown that the SRTMOST would become the potential candidate of the substitution for the conventional metal-oxide-semiconductor field-effect transistor (MOSFET) in the next generation.

Keywords MOS, SRTMOST, dielectric film, resonant tunneling, logic circuit

1.序論

超大規模集積回路(ultralarge-scale integrated circuit: ULSI)の集積化が進むにつ れて、金属酸化膜半導体電界効果トランジスタ (metal-oxide-semiconductor field effect transistor: MOSFET)のチャネル長は減少し ている。半導体工業協会(SIA)の予測では、 2010年までにチャネル長は0.07 μ m以下にな るとされている[1]。チャネルの長さの物理的 な限界、それが量子力学的なサイズになること を意味している。このチャネル長では、ゲート 電圧を印加しない状態でも、ソースからドレイ ンへの電子の直接トンネリング(direct tunneling:DT)がp型シリコン基盤の伝導バン ド端を通って起こる。ゲート長 8nmでのソー スからドレインへの DT は、電解変調浅接合型 MOSFET(electrically variable shallow-junction MOSFET: EJ-MOSFET)で 確認されている[2]。チャネルの両端に薄い誘 電体膜を持つ新しい MOS トランジスタ(Si resonant tunneling MOS transistor:SRTMOST)は、従来の MOS トラン ジスタ(conv.MOS transistor)の短チャネル効 果による特性の劣化を改善する為に提案され た[3]。SRTMOST のサブスレッショルド特性 は共鳴トンネル(resonant tunneling: RT)によ

って、従来型 MOST の理論上限界である 60mV/decade より小さくすることができる。 SRTMOST の相互コンダクタンスgmは、2重 障壁に誘電率の高い誘電体を用いた場合に従 来型 MOST と同等である[4]。2重障壁のもう 一つの役割は、量子力学的チャネル長における 従来型 MOST のソースからドレインへの DT を抑制し、MOST の物理的限界の延長するこ とである[5]。誘電体膜と Si 基板のバリアハイ トが SRTMOST の動作に影響する[6]ため、バ リアハイトを最適化することが重要である。 SRTMOST と 似 た 構 造 で あ る SOI

(silicon-on-insulator)構造上に形成されたト ンネル障壁接合 (tunneling barrier junction: TBJ) MOSFET について究極のデバイス構造 という観点から議論した[7]。n-MOSFET を n-SRTMOST で置き換えたインバータ回路の 出力特性についても議論した[8]。この論文で は、低消費電力で高速な特性を実現するために 提案した最新のサブ 0.1 µ m CMOS デバイス である SRTMOST の特性をデバイス物性と新 たなインバータ回路への応用という観点から 再検討する。まず初めに、ゲートオフ時にソー スからドレインへ流れる DT を抑制でき、スイ ッチング動作が従来の MOSFET より優れて いることを示す。第二に、チャネル両端の誘電 体膜と Si の間のオフセットエネルギの電気特 性における影響について議論する。第三に、 p-MOSFET と n-SRTMOST から構成される 3値論理回路の実現の可能性を示す。

2.SRTMOST の構成

2-1)構造とポテンシャル図

図1(a)(b)にそれぞれSRTMOSTのチャネル に沿った横断面の構造図とポテンシャル図を 示す。チャネルはゲート酸化膜/p-Siの界面に 形成されており、図1(a)の破線によって示され ている。チャネル中の電子は2重障壁と表面量 子化によるポテンシャルバリアによって、1次 元電子ガスとして閉じ込められる。共鳴トンネ ルはこの1次元電子ガスを通して起こる。相互 コンダクタンスgmは、DT電流が流れる2重 障壁の高抵抗率の為に減少すると考えられる が、実際には共鳴トンネリングによって補われ gmの低下は起こらない。2重障壁がなければ、 量子力学的サイズのチャネル長では、ソースか らドレインへ電子の直接トンネリングが起こ ると言われており、従来型 MOST の物理的な 限界となる。しかし DT 電流はチャネルの両端 に設けた極薄の誘電体膜によって、ソースから ドレインへの電子の透過係率を減少させるこ とにより制御できる。



Fig. 1 (b)

2-2)動作原理とサブスレッショルド特性

SRTMOST の動作原理を説明するために、 MOS の断面図とサブスレッショルド特性の概 要を図 2(a)(b)に示す。Si の強反転の下で基盤 からドレインへ流れる電子電流のため、シリコ ンの電界 Eg がゲート酸化膜/Si 界面において 10^5 V/cm 以下になると考えられる。量子準位 がゲート酸化膜/Si 界面に形成される。形成さ れる量子準位を式(1)に示す。

$$E_{n} = \frac{\pi^{2} \eta^{2}}{\left(2m_{Si}^{*}L^{2}\right)} n_{x}^{2} + \frac{(\pi \eta e Eg)^{2/3} n_{y}^{2/3}}{\left(2m_{Si}^{*}\right)^{1/3}} \qquad (1)$$

ここで m_{Si}^* , L, η , n_x, n_yは、それぞれ Si

中での電子の有効質量、チャネル長、プラン ク定数、2 重障壁による量子化とSi界面の 表面量子化による量子数である。また Eg=10⁵ V/cm, L=10nmとすると、量子エ ネルギーレベル E₁, E₂, E₃ はそれぞれ 0.068eV, 0.099eV, 0.126eVとなる。これ らのエネルギー準位間の差は室温における 熱エネルギー程度である。2 重障壁と表面量 子化による量子準位よってドレイン電流 I_a の最初の共鳴ピークが起こり、つづいて表面 量子化によって連続的に共鳴が起こる。しか しながら、エネルギー差が小さいため、明確 に観測することができない。それゆえ実際の サブスレッショルド特は、図.2(b)の実線で示 されるようになると考えられる。



Fig. 2 (a)







n-SRTMOST

Fig. 3

2-3)
 透過率と遷移時間

ソースからドレインへ透過率T*Tは有効質 量近似を用いて1次元 Schrödinger 方程式を 計算することにより、ゲート電圧無印加(ゲー トオフ状態)でのチャネルにおける電流密度 (ドレイン電流)は、図.3 に示してある n^+ Si/thin SiO₂/p-Si/thin SiO₂/ n^+ Si 構造の ポテンシャル図を用い WKB 近似に基づいた新 たな DT 電流式によって求められる。透過率の 低下を抑制する為に、ダブルバリアの SiO₂ 膜 厚をソース側は 2nm、ドレイン側は 3nm とし、 非対称構造とした。

量子力学的サイズより大きなチャネル長の場 合 に は 、 古 典 論 に よ り 、 遷 移 時 間

ことができる。しかしながらチャネル長が量子 力学的サイズであるこの場合には、ダブルバリ アの共鳴トンネルのトンネル時間を遷移時間 として考える。それゆえ、ソースからドレイン に向かう電子の遷移時間*t*は不確定性原理を 用いて式(2)のように計算される。

$$t = \frac{h}{\Delta E} \tag{2}$$

ここで、hはプランク定数である。 ΔE はエネ ルギーレベル E_1 の不確さであり、RT に関する 理論[10]から導かれた式(3)で表される。

$$I_{d,RT} = \frac{e^2 V_a m \times \Delta E}{2\pi^2 \eta^3}$$
(3)

山口大学工学部研究報告

ここで $I_{d,RT}$ 、e、Va、m、ηは、それぞれ共鳴 ピーク電流、電子の電荷量、印加電圧、電子質 量、ディラック定数である。 SiO₂(1.5nm)/p-Si/SiO₂(1.5nm)の対称のダブ ルバリアを用いた $I_{d,RT}$ とVaのシミュレーションの結果[11]を考慮し、 ΔE は式(3)を用いて 求められた。ピーク電流は、本研究では非対称 の2重障壁を用いているので、シミュレーション値 $I_{d,RT}$ に104を乗じた。

2-4)SRTMOST の CMOS 回路への応用 図.4にp-MOSFETとn-SRTMOSTによって 構成されるインバータ回路を示す。通常の CMOS インバータ回路での n-MOSFET を n-SRTMOST に置き換えている。図.5(a)(b)(c) に、特有の電圧 Vd1 及び Vd2 の定義と n-SRTMOST の Id-Vd 特性の概要をそれぞれ 示す。Vd1, Vd2は、それぞれソースのフェル ミ準位 Ef が量子井戸の最小のエネルギーレ ベルと等しくなった時の電圧、フェルミ準位 Ef xi量子井戸の基底準位 E1 と等しくなった 時の電圧である。ドレイン電圧 Vd1の時のド レイン電流 Idi は、WKB 近似に基づいた DT 電流式[9]によって求められる。ドレイン電 圧が Vd2 より大きい場合、1 次元チャネル内 の状態密度によりドレイン電流はドレイン 電圧に伴って徐々に増加すると考えられる が、ドレイン電流は一定であると仮定する。 なぜなら、ドレイン電流の増加の割合は共鳴 が起こった後は非常に小さく、ドレイン電流 一定という仮定はインバータ回路の出力特 性に影響しないと思われる。







Fig. 5

計算に用いたポテンシャル図を図.3 に示す。 ソースからドレインへの透過率の計算は、有 効質量近似を用いた 1 次元シュレーディン ガー方程式を解くことによって求められる。 ドレイン電圧 Vd2における RT 電流 Id2は式 (4)によって求められる。

$$I_{d2} = e^2 V_{d2} m_{Si}^* \times \Delta E / 2\pi^2 \eta^3$$
 (4)

ここで、ΔEはRTエネルギーの不確定さで

ある。これは透過率とゲート電圧との関係に よる RT ピークの半値全幅(FWHM)によっ て与えられ、 ΔE の大きさは $10^{-5} \sim 10^{-3}$ eV で ある。

3.結果

3-1)ゲートオフ時におけるソース-ドレイン 間の DT 及び、動作特性と誘電体膜のバリア ハイトとの関係

最初に、ゲートオフ時におけるソースからド レインへの DT についてダブルバリアの有無 について議論する。図.6に両方の条件のもとで 計算されたチャネル長に対する透過率の関係 を示す。ゲート電圧 VG、ドレイン電圧 VDSを 0と仮定した。図.7(a)、(b)にそれぞれ、V_{DS}=1.0 V. Vg=0 V と Vps=0.5 V. Vg=0 V の場合にお けるドレイン電流のチャネル長依存性のグラ フを示す。ダブルバリアの有無による透過係数 は図.7(a),(b)より約 19 桁のオーダーで変化し ている。しかし二重障壁の無い状態におけるド レイン電流は、ゲートオフ電流値 10-5~10-10 A/cm²以上で、これは二重障壁を用いることに より DT 電流を制限値以下に抑制する事がで きる。図.8(a),(b)にそれぞれ、チャネル長が 5nm 及び 10nm の場合のドレイン電流のゲー ト電圧依存性を示す。ゲート長が 10nm の時 のドレイン電圧は、通常の電源電圧を考慮する と、0.5~1.0Vの範囲になると考えられる。チ ャネル長の 10nm 未満の従来型 MOST の実現 は、二重障壁無しではできない事がわかる。

2番目に、チャネルの両端に形成された誘電 体膜のバリアハイトの観点から、量子力学的チ ャネル長における動作特性のパラメータにつ いて検討する。図.9 にソースからドレインへの 電子の遷移時間のチャネル長依存性を示す。 SiO₂の二重障壁を用いた場合の遷移時間は、 二重障壁を用いない場合つまり従来型 MOST よりも長くなるが、バリアハイトの低い誘電体 膜を用いことで遷移時間は短くなる。現在の SiO₂よりも 0.1eV 低いバリアハイトの誘電体 膜を用いると、透過率は SiO₂を用いた場合よ りも約10倍大きくなる。低いバリアハイトに おける電子の遷移時間は、SiO2 を用いた場合 よりも10分の1程度になる。最適な誘電体膜 を用いた電子の遷移時間は、二重障壁が無い場 合の遷移時間以下になると考えられる。表Iに 透過率 T*T、相互コンダクタンス gm と遷移時 間 t に相当するゲートオフ電流のバリアハイ

トの低下による影響を示す。ゲートオフ電流に ついては、バリアハイトが低くなると透過率が 増加する;このことはゲートオフ電流が増加す る事を示している。遷移時間と相互コンダクタ ンス gmについては、共鳴時における電子の平 均寿命τとほぼ同じ遷移時間が、バリアハイト が低くなると減少する。ここで、共鳴における エネルギーの不確定さはη/τであるので、共鳴

エネルギーは $E \pm \eta/\tau$ となる。 E_1 は

Schrödinger 方程式によって計算される基底のエネルギーである。共鳴ピークエネルギーの

幅は ε_w 、これは $2\eta/\tau$ に等しい。それゆえ ε_w は

増加する。このことは共鳴電流とgmが増加す ることを意味している。バリアハイトの低下に つれてゲートオフ電流は増加するが、gmと遷 移時間は改善される。ゲートオフ状態における 電流密度の増加は、動作特性を劣化させる。し かし限界電流は、図.7,8 に示す計算で求めた電 流密度よりもずっと大きいものであり、透過率 とゲートオフ電流に対する二重障壁誘電体膜 と Si の間のオフセットエネルギーの影響を検 討することは重要である。

Table 1.

Barrier	Gate-off	\mathbf{g}_{m}	Transitio
height			n time
$\downarrow \mathbf{small}$	↑ bad	\uparrow good	$\downarrow good$



Fig. 6



ルド特性が期待される。図.11 は様々なオフセ ットエネルギーでのゲートオフ電流密度のド

レイン電圧依存性を示す。電流密度は、 $\phi_0 = 0.3 \, \text{eV}$ と $\phi_0 = 0.6 \, \text{では低電圧領域で従来}$ 型よりも大きくなっている。オフセットエネル ギーは 1.0eV 以上にするべきである。ピーク 電流は $I_{d,RT} = e^2 V_a m \Delta E / 2\pi^2 \eta^3$ によって計算され、 オフセットエネルギーが 1.0eV の値は $1.3E8A/cm^2$ である。ゲートオフ時とゲートオ ン時の電流値の比が約 1022 となるため、スイ ッチング特性は従来型 MOSFET よりも優れ ていることが期待される。図.12に遷移時間の オフセットエネルギー依存性を示す。ソースか らドレインへの遷移時間は、オフセットエネル ギーが1.0eVの時に従来型MOSFETに同程度 となる。これらの計算結果より、誘電体膜/Si の適当なオフセットエネルギーは約 1.0eV と なる。本計算は 10nm のチャネル長について の研究であるが、現在のものよりも小さなチャ ネル長をもつ SRTMOST でも動作させること が可能である。サブスレッショルド特性につい ては、以下の現象がおきると思われる。二重障 壁の間の距離に依存する基底エネルギー準位 は、チャネル長の減少に伴って大きくなる。し かしながらこのエネルギー準位は、チャネル長 の減少にも関わらず表面量子化によって一定 に保たれる。これは閾値電圧の増加を意味する。 ゲートオフ電流密度については、透過率の増加 に伴い増加する。遷移時間はチャネル長の減少 に伴って短くなっている。それゆえチャネル長 の減少に対し、臨界オフセットエネルギーを少 し増加すれば良い。その値はおよそ 1.0~1.5eV となる。











3-3) p - MOSFET と n - SRTMOST で構成さ

れる論理回路への応用

図.13 は図.4 に示すインバータ回路において 供給電圧 VDD=1.0V とした場合の、 n-SRTMOST と p-MOSFET のドレイン電流 とドレイン電圧の関係を示している。交点に相 当するドレイン電流とドレイン電圧がそれぞ れに印加される。ここで、p-MOSFET におけ るチャネル長 L とゲート幅 W は 0.1 μ mとす る。フェルミエネルギー η 、m_{Si}*、Si/Si0₂の

バリアハイト ϕ_0 、n-SRTMOST のチャネル長

L、二重障壁のソース側酸化膜厚 t_{0XS} ドレイン 側酸化膜厚 t_{0XD} は、それぞれ 0.3eV、0.26mo、 3.26eV、10nm、0.4nm と0.7nm とする。 p-MOS と n-MOS の閾値電圧はそれぞれ、 -0.2V と 0.8V である。図.14 に、図.13 のド レイン電流とドレイン電圧の関係により与え られる出力電圧 Vout と入力電圧 Vinの関係を示 す。Vin が 0.8V 以上の時、Vout は n -SRTMOST の強反転状態によってほぼ 0V である。

このように、p-MOSFET とn-SRTMOST を 用いた出力特性は、従来型の CMOS インバー タとほとんど同じ特性を示している。出力電圧 約 0.15V の所にプラトーな領域がある。この プラトー領域は、n-SRTMOST の Id-Va 特性 の Vd1 と Vd2 の間と p-MOSFET の Id-Vd 特性 の飽和領域の交点によってできる。このトラン ジスタのサイズでは、プラトー領域は小さくコ ントロールする事は困難である。このプラトー 領域は、トランジスタサイズに依存している。 この現象はn-SRTMOST と conv.p -MOSFET で構成される論理回路が、3 値出力 の論理回路の理論的可能性を示唆している。 p-MOSFET と n -MOSFET の 両 方 を p -SRTMOST とn-SRTMOST に置き換えたと すると、両方の SRTMOST の Id-Vd 特性の Vd1 と Vd2の間で動作点となり、プラトー領域が広 がることが期待される。我々には、n -SRTMOST と p-SRTMOST で構成される回 路が多値(3値かそれ以上の)論理回路を示唆す る予備データがある。 n-SRTMOST と p -SRTMOST のトランジスタサイズが、多値論 理回路の出力特性に与える影響を現在考慮中 である[12]。



Fig. 13



Fig. 14

4.結論

conv.MOST の物理的な限界を拡張するため SRTMOST を提案した。ゲートオフ状態での ソースからドレインへの DT について、チャネ ル両端のダブルバリアの有無による違いにつ いて検討した。ダブルバリアの有無による違いにつ いて検討した。ダブルバリアの有無によって、 透過係数に約 19桁のオーダーの差があるとい う結果及びダブルバリアのある場合のゲート オフ状態でのドレイン電流が限界電流値 10⁵ ~10⁻¹⁰A/cm² よりずっと小さいこと考慮する と、チャネル長が 10nm 以下の MOSFET を実 現するにはダブルバリアが必要である。

量子力学的サイズのチャネル長における動 作特性のパラメータは、上記の構造のバリアハ イトの観点から議論した。電子の遷移時間は SiO₂ ダブルバリアを用いたとき、用いない場 合よりも長くなるが、最適な誘電体膜を用いる ことによってダブルバリアの無い場合以下に することができると思われる。この場合 gm も 改善される。計算された電流密度よりも限界電 流値の方がずっと大きいので、ゲートオフ電流 が増加することは動作特性の劣化にあまり影 響しない。

チャネル長 10nm の SRTMOST において、 誘電体膜/Si のオフセットエネルギーと透過係 数、ゲートオフ電流と遷移時間の関係について 計算した。誘電体膜/Si の最適なオフセットエ ネルギーは、約 1.0eV である。10nm 以下のチ ャネル長を有する SRTMOST において、その 動作が可能と思われる。チャネル長の減少に伴 って、閾値電圧とゲートオフ電流は増加し遷移 時間は減少する。それゆえ、最適なオフセット エネルギーは大きくする必要がある。10nm 以 下のチャネル長を持つ SRTMOST では、 1.0~1.5eV となると思われる。

SRTMOST によって構成される多値論理回路の実現可能性を示した。n-MOSFET を n-SRTMOST に置き換えたインバータ回路の 動作特性について計算した。理論的に、3 値論 理回路が実現できる。SRTMOST は、サブ 0.1 μ m時代の conv.MOST のブレークスルーが可能な素子の候補である。

参考文献

- The National Technology Roadmap for Semiconductors, Semiconductor Industry Association, 1994.
- [2] H.Kawaura, T.Sakamoto and T.Baba, Ext.Abstr. 1999 Int. Conf. Solid State Devices and Materials, 1999, p.20.
- [3] N.Matsuo, T.Miura, H.hamada and T.Miyoshi, Trans. IEICE C 81(1998) 266.
- [4] N.Matsuo, T.Miura, J.Yamauchi,
 H.hamada and T.Miyoshi, Trans. IEICE
 C 82(1999) 131
- [5] N.Matsuo, J.Yamauchi, Y.Kitagawa, H.Hamada, T.Miura and T.Miyoshi, Jpn. J. Appl. Phys. 39(2000)3850.
- [6] N.Matsuo, Y.Kitagawa, Y.Takami,

J.Yamauchi, H.Hamada and T.Miyoshi, Superlattices and Microstructures, Vol. 28, No. 5/6, 2000.

- [7] Y.Omura, Perspective Science and Technology for Novel Silicon on Insulator Devices (Kluwer Academic Publishers, 1999) p. 257.
- [8] N.Matsuo, Y.Takami, T.Nozaki and H.Hamada,IEICE Trans. on Electron. 85(2002)1086.
- [9] N.Matsuo, T.Miura, A.Urakami and T.Miyoshi, Jpn. J. Appl. Phys. 38(1999)3967.
- [10] D. K. Ferry, Quantum Mechanics (IOP Publishing, Bristol, 1995).
- [11] Y.Hirai, T.Uenoyama, K.Yuki, K.Morimoto and K.Morita, Ext. Abst.(43rd Spring Meet., 1996) Japan Society of Applied Physics and Related Societies, 1996, p.799 [in Japanease].
- [12] H.Kihara, Y.Takami and N.Matsuo, Absts. IEEE Silicon Nanoelectronics Workshop, 2002 p. 103.

(平成 14 年 12 月 27 日受理)